3.3 Verilog HDL