6.13 Verilog HDL设计配置